如上，这是1768的电源管脚，我现在用电阻分压进行交流采样（没有隔离），所有电源都共用3.3和共地，采样出来波动比较大，干扰很强。请问，如何才能减少干扰，如果根据DATASHEET，VDD和...

　　如上，这是1768的电源管脚，我现在用电阻分压进行交流采样（没有隔离），所有电源都共用3.3和共地，采样出来波动比较大，干扰很强。请问，如何才能减少干扰，如果根据DATASHEET，VDD和VSS、VDDA和VSSA、VREFP和VREFN，之间都需要进行隔离，这样成本会不会太高。希望有经验的帮忙分析一下。

　　可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。

　　首先，主芯片的电源不应该直接共地，尽量让数字地和模拟地分开，之后采用磁珠连接；

　　其次，你说的采样波动较大，有很多原因可能导致这个现象，比如ADC部分器件的布局和布线，时钟部分的布局布线，以及电源的隔离措施。你可以从这些方面进行检查。

　　TechnologyCorporation)推出自主式及适用于多种电池化学组成的单芯片、高效率反激式、“无损耗”电池校准和停机。与已有解决方案相比，将上述所有功能都放入单个集成电路中极大地节省了电路板面积。

　　华震注意到，在此案例中，小米在愿意赔付消费者损失的同时，还要求消费者签署协议对此事保密。